Chips der Zukunft: Samsung produziert Chip-Samples mit 14nm Strukturbreite und FinFET

Die Entwicklungen in der Mobilfunkbranche gehören mit zu den schnellsten, da quasi jedes Jahr sich die Leistungsfähigkeit spürbar steigert. Der südkoreanische Konzern Samsung ist in diesem Entwicklungsprozess sehr stark involviert, schließlich verfügen die Südkoreaner nicht nur über einen großen Forschungsetat sondern auch über eigene Fabriken.

Und in einer dieser Fabriken hat Samsung die ersten Testchips hergestellt, die nicht nur in 14nm Strukturbreite hergestellt wurden. Das Besondere dieser Chips ist das FinFET-Verfahren, welches in seiner dreidimensionalen Architektur Intels TriGate-Architektur von Intels Ivy-Bridge-Generation ähnelt. Auf diesem Wege will Samsung die Leistungsfähigkeit der Transistoren deutlich erhöhen, da diese 3D-Transistoren wesentlich mehr Spannungen vertragen als herkömmliche Transistoren und das bei einem gesunkenen Energiebedarf. Allerdings dauert es noch eine ganze Weile, bis derartige Prozessoren bei uns ankommen, da es sich bei den ersten FinFET-Chips um Testläufe für die Massenproduktion handelt.

An einem Einsatzgebiet der FinFET-Architektur bastelt derzeit die britische Chipschmiede ARM, die sich für die Cortex-Architektur verantwortlich zeichnet. Unter anderem könnten damit sehr leistungsfähige Chips der Generation Cortex A15, Codename Eagle, mit besonders stromsparenden Cortex A7 Prozessoren kombiniert werden, was bei ARM als big.LITTLE in der Entwicklung ist. Gerüchten zufolge könnte bereits ein Vertreter der Exynos-5-Generation von Samsung auf das big.LITTLE-Prinzip von ARM zurückgreifen, bei dem 4 Cortex A15 Kerne mit 4 Cortex A7 Kernen kombiniert werden. Dadurch stünden enorm hohe Leistungsfähigkeit und große Energieeinsparungen bei Bedarf zur Verfügung.

Neben vollwertigen Cortex A7 SoC’s (System-on-Chip) und SRAM-basierende Chips für deutlich erhöhte Stromspannungen, seien laut Samsung und ARM auch Analogbauteile denkbar. Damit gehört Samsung mit seinen Partnern ARM, Cadence, Mentor und Synopsis auf jeden Fall zu den Vorreitern dieser Technologie bzw. diesen Chipdesigns. Möglich, dass Samsung zur CES 2013 Anfang Januar in Las Vegas mehr zu diesem Erfolg preisgibt.

Milestone helps accelerate adoption of FinFET technology for faster and more power efficient Systems on Chips (SoC)s
Collaboration delivers foundation for 3D device modeling and physical design rule support
Test chip qualifies FinFET process and Synopsys® DesignWare® Embedded Memories
Synopsys, Inc. (Nasdaq: SNPS), a global leader providing software, IP and services used to accelerate innovation in chips and electronic systems, today announced that its multi-year collaboration with Samsung on FinFET technology has achieved a critical milestone: the successful tapeout of the first test chip on Samsung’s 14LPE process. While the FinFET process offers significant power and performance benefits compared to the traditional planar process, the move from two-dimensional transistors to three-dimensional transistors introduces several new IP and EDA tool challenges such as modeling. The multi-year collaboration delivered the foundational modeling technologies for 3D parasitic extraction, circuit simulation and physical design-rule support of FinFET devices. Synopsys‘ comprehensive solution for embedded memory, physical design, parasitic extraction, timing analysis and signoff is built on this foundation.

„FinFET transistors can deliver lower power consumption and higher device performance, but they also bring tough challenges,“ said Dr. Kyu-Myung Choi, vice president of System LSI infrastructure design center, Device Solutions, Samsung Electronics. „We chose Synopsys as our FinFET collaboration partner to solve these challenges, because of our successful history together at 20 nanometer and other nodes. We continue to pool our expertise to deliver innovative FinFET solutions.“

Synopsys‘ FinFET-ready IP

Synopsys worked closely with Samsung to develop a test chip that validates Samsung’s advanced 14-nm FinFET process as well as Synopsys‘ DesignWare Embedded Memories using Synopsys‘ Self-Test and Repair (STAR) Memory System® solution. The test chip will enable the correlation of the simulation models to the FinFET process and contains test structures, standard cells, a PLL and embedded SRAMs. The memory instances include high-density SRAMs designed to operate at very low voltages and high-speed SRAMs to validate the process performance.

Synopsys FinFET-ready Design Tools

The shift from planar to FinFET-based 3D transistors is a significant change that requires close technical collaboration between tool developers, foundries and early adopters to deliver a strong solution. Synopsys‘ highly accurate modeling technology provides the foundation for the FinFET-ready Galaxy™ Implementation Platform. The platform includes IC Compiler™ physical design, IC Validator physical verification, StarRC™ parasitic extraction, SiliconSmart characterization, CustomSim™ and FineSim for FastSPICE simulation, and HSPICE® device modeling and circuit simulation.

„Samsung is a key partner in our effort and investment to develop a complete solution for FinFET technology,“ said Antun Domic, senior vice president and general manager of Synopsys‘ Implementation Group. „Synopsys‘ extensive collaboration with Samsung enables us to deliver best-in-class technologies and IP to help designers realize the full potential of FinFET transistor designs.“

[Quelle: Samsung Tomorrow & Yonhap News | via Engadget]